⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-143982

3 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)6月1日

G 11 C 11/401

8522-5B G 11 C 11/34

362 B

審査請求 未請求 請求項の数 7 (全18頁)

ᡚ発明の名称 ダイナミツク型半導体記憶装置

②特 顧 昭63-296821

@出 願 昭63(1988)11月24日

⑩発 明 者 渡 辺 重 佳 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑩発 明 者 大 脇 幸 人 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑫発 明 者 土 田 賢 二 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外2名

明知智

1. 発明の名称

ダイナミック型半導体記憶装置

- 2. 特許請求の範囲
- (1) ダイナミック型メモリセルがマトリクス 配列され、かつカラム方向に複数のサプセルアレイに分割されたメモリアレイと、

複数のサブセルアレイがカラム方向に複数のグループに分けられ、各グループのサブセルアレイにそれぞれ配設される複数のピット線対がそれぞれトランスファゲートを介して接続される。グループ毎に1対ずつ配設された複数の中間ピット線対と、

これら中間ビット線対にそれぞれ設けられた第 1 導電チャネルMOSトランジスタからなる複数 の第1ビット線センスアンプと、

前記カラム方向の複数の中間ピット線対がそれぞれトランスファゲートを介して接続される。カラム毎に1対ずつ配設された複数の上位ピット線対と、

各上位ピット線対に設けられた第2ピット線センスアンプと、

を有することを特徴とするダイナミック型半導体 記憶装置。

(2) ダイナミック型メモリセルがマトリクス 配列され、かつカラム方向に複数のサブセルアレ イに分割されたメモリアレイと、

カラム方向の互いに隣接する二つのサブセルアレイのそれぞれに配設された2つのピット線対で 共用すべくカラム方向に複数個設けられた第1導 電チャネルMOSトランジスタからなる複数の第 1ピット線センスアンプと、

前記カラム方向の複数のピット線対がそれぞれ トランスファゲートを介して接続される。カラム 毎に1対ずつ配設された複数の上位ピット線対と、

各上位ピット線対に設けられた第2ピット線センスアンプと、

を有することを特徴とするダイナミック型半導体 記憶装置。

(3) ダイナミック型メモリセルがマトリクス

特開平2-143982(2)

配列され、かつカラム方向に複数のサブセルアレイに分割されたメモリアレイと、

カラム方向の複数のサブセルアレイにそれぞれ 配設された複数のビット線対にそれぞれ設けられ た第1導電チャネルMOSトランジスタからなる 複数の第1ビット線センスアンプと、

前記カラム方向の複数のビット線対がそれぞれ トランスファゲートを介して接続される。カラム 毎に 1 対ずつ配設される複数の上位ビット線対と、

各上位ピット線対に設けられた第2ピット線センスアンプと、

を有することを特徴とするダイナミック型半導体 記憶装置。

(4) ダイナミック型メモリセルがマトリクス 配列され、かつカラム方向に複数のサプセルアレ イに分割されたメモリアレイと、

カラム方向の複数のサプセルアレイにそれぞれ 配設された複数のビット線対にそれぞれ設けられ た第1導電チャネルMOSトランジスタからなる 複数の第1ビット線センスアンプと、

(7) 第1 ピット線センスアンプは n チャネルM O S トランジスタを用いたフリップフロップ型センスアンプであり、第2 ピット線センスアンプは p チャネルM O S トランジスタを用いたフリップフロップ型センスアンプと n チャネルM O S トランジスタを用いたフリップフロップ型センスアンプの組合わせである請求項1,2,3または4のいずれかに記載のダイナミック型半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、ダイナミック型メモリセルを集積した半導体記憶装置(DRAM)に係り、特に多近化ビット線構造の高集積化DRAMに関する。

(従来の技術)

MOS型半導体記憶装置のうちDRAMは、メモリセルへの3次元化構造の導入と微細加工技術により、最も高集積化が進んでいる。現在、
扱小加工寸法がO.5μm程度の16Mビット

カラム毎に1対ずつ、かつ隣接する配線を異なる層で構成して配設された、前記カラム方向の複数のピット線対がそれぞれトランスファゲートを介して接続される複数の上位ピット線対と、

各上位ピット線対に設けられた第2ピット線センスアンプと、

を有することを特徴とするダイナミック型半導体 記憶装置。

(5) 一つの上位ビット線対は同一層の互いに 隣接する配線を組として構成され、隣接する上位 ビット線対の間が半ピッチずれた状態で配設され ている請求項4記載のダイナミック型半導体記憶 装置。

(6) 第1ビット線センスアンプはnチャネルMOSトランジスタを用いたフリップフロップ型センスアンプであり、第2ビット線センスアンプはpチャネルMOSトランジスタを用いたフリップフロップ型センスアンプである請求項1,2,3または4のいずれかに記載のダイナミック型半専体記憶装置。

DRAMの試作が各社で行われている。

第13図は、従来提案されている典型的な多重化ピット級方式の DRAMのコア回路構成を 1カラムについて示したものである。 メモリアレイは、カラム方向に複数個のサブセルアレイ 1

特開平2-143982 (3)

(11~11) に分割されている。各サブセル アレイ1毎にピット線対BL、BL (BL1, BL1~BLn, BLn) が配設され、これらの ピット線対BL、 BL にそれぞれメモリセル・デ - タを増幅するnチャネルMOSトランジスタか らなるフリップフロップ型センスアンプ(以下、 N M O S センスアンプと称する) 2 (2 1 ~ 2 n) とロチャネルMOSトランジスタからなるフリッ プフロップ型センスアンプ (以下、 P M O S セン スアンプと称する) 3 (31~3 n) が設けられ ている。NMOSセンスアンプ2は、低レベル側 の増幅を行ない、PMOSセンスアンプ3は髙レ ベル側の増幅を行う。カラム方向の複数のピッ ト線対BL、 BLに対して1対の上位ピット線 対 G B L . G B L が配設されている。ピット線対 B L . B L はそれぞれ、サブセルアレイ選択信 号線Si~Snにより制御されるトランスファゲ 一トMOSトランジスタQ₁ , Q₂ , … , Q₃ , Q a を介して上位ビット線対GBL, GBLに接 続される。上位ピット線対GBL, GBLには、

対 C B L に C B L はカラム選択信号線 C S L に より 駆動されるトランスファゲート M O S トランジスタ Q 5 . Q 6 を介して入出力線 I / O . I / O とデータのやりとりを行うようになっている。

はMOSトランジスタQ1,Q2を介して上位ビット線対GBL,GBLに転送される。上位ビット線対GBL,GBLに転送されたデータはメインアンブ4で増幅され、カラム選択信号線CSLにより選択されるMOSトランジスタQ5、Q6を介して人出力線I/O,I/Oに転送される。

以上の多重化ピット線方式のDRAM設計に当たって留意しなければならないのは、第1に、ピット線容量である。がでしなければなると、としなければなると、センスアンプで増幅できるCB/CSの最大値が存在するからである。第2に、ピット線対BL、BLを短い、とはではピット線対BL、BLを短いまでにピット線対BL、BLに関いることである。以上の条件を満足する限りにおいて、他の回路形式も可能となる。

この多重化ビット線方式は、従来の方式と比較 してカラム・デコーダの数を少なくできるため、 4 M ビット、16 M ビットなどの高密度 D R A M の実現にとって有力候補と考えられる。 しかし、 6 4 M ビット以上と更に高密度化する場合には、 メモリアレイの分割数の増加に伴い、 各サブセル アレイ毎に設けられるビット線センスアンブの面 積の占める割合いが相対的に大きくなる。 これは、 チップ面積の無用な増大をもたらし、 D R A M チップ面積の有効利用という 観点から無視できない 問題になる。

(発明が解決しようとする課題)

以上のようにメモリアレイを多数のサブセルアレイに分割するピット線多重化方式の高密度DRAMでは、ピット線センスアンブのチップ面積に占める割合いが大きくなる、という問題があった。

本発明は、このような問題を解決したピット線 多重化方式の D R A M を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、複数のサブセルアレイを有する多

特開平2-143982(4)

重化ビット線方式のDRAMにおいて、ビット線のデータを直接増幅するセンスアンプはNMOSセンスアンプまたはPMOSセンスアンプのいずれか一方のみとし、他方のセンスアンプは上位ビット線に設けるメインセンスアンプで共用するように構成する。

(作用)

本発明によれば、サブセルアレイの数が多くなる高密度 DRAMのコア回路でのピット線センスアンブの面積占有率の増大を最小限に抑えることができる。これにより、高密度化に伴うDRAMチップサイズの増大を抑えることができる。

(実施例)

以下、本発明の実施例を説明する。

第1図は、一実施例のDRAMのコア回路構成を1カラムについて示す。この実施例では、ビット線対BL、BLと上位ビット線対GBL、GBLの間に更に中間ビット線対IGBL、IGBLを設けた超多重化構造としている。即ち、

N M O S センスアンプ2 (21~2m) を設けて いる。中間ピット線対IGBL, IGBL はそれ ぞれ選択信号SS(SS1~SSm)により制御 されるトランスファゲート用ゥチャネルMOSト ランジスタQ21~Q24を介してカラムに一本設け られた上位ピット線対GBL、 GBLに接続され ている。上位ピット線対GBL, GBL に第2ピ ット線センスアンプ (メインアンプ) として PMOSセンスアンプ3が設けられている。中間 ピット線対IGBL、IGBLと上位ピット線対 GBL、 GBLの間のトランスファゲートとして p チャネルMOSトランジスタを用いているのは、 メインセンスアンプであるPMOSセンスアンプ 3を用いてメモリセルにデータの再書込みを行う 際に、上位ピット線対GBL、 GBLの "H" レ ベル電位を電位降下なしに中間ピット線対IGB L, ICBLに伝えるためである。上位ピット線 対 G B L , G B L はカラム選択信号線 C S L によ り制御されるトランスファゲートとしてのnチャ

メモリアレイはカラム方向にN=m×n個に分割 されて、サブセルアレイ1 (111, …, 11n, …, 1 ml, … 1 mn) が配列される。サブセルアレイ 1 はm個のグループに分けられて、各グループ 毎にそれぞれ中間ピット線 I G B L . I G B L (IGBLI, IGBLI, ..., IGBLa, IGBLa)が配設される。具体的には例えば、 Nは従来の多重化ビット線方式でのサブセルアレ イ数即ちピット線対数 (no) より大きくし、n - N / m は n o より小さくする。サブセルアレイ 毎に配設されたピット線対BL, BL (BL11, BL11, ..., BLin, BLin, BLai, BLai, … B Lan, B Lan) は、選択信号線S (S11, …, Slm, ..., Sml, ..., Smn) により制御されるト ランスファゲート用nチャネルMOSトランジ スタQıı~Qısを介してそれぞれの風するグルー ブの中間ピット線対1GBL、「GBLに接続さ れている。下位のピット線対BL、BLにはセン スアンプは設けず、各中間ピット線対IGBL。 IGBL 毎に第1ピット線センスアンプとして

ネルM O S トランジスタ Q 31. Q 32を介して込出 力線 I / O, T/Oに接続されている。

以上の構成において、ピット線対BL、BLと 中間ピット線対IGBL, IGBLにはことなる 層の配線を用いる。好ましくは、中間ピット線対 I G B L , I G B L にはピット線対 B L , B L に 比べて単位長さ当りの寄生容量が小さい配線を 選択する。具体例を挙げれば、ビット線対BL、 BLをポリサイド膜により形成し、中間ピット線 対 I G B L , I G B L は第 2 層 A 』 膜により形成 する。これは、NMOSセンスアンプ2が中間ピ ット線対IGBL, IGBLに転送されたデータ を増幅する際に、NMOSセンスアンプ2に接続 される全ピット線容量値がセル容量との比で決ま る限界容量値CB max を越えないようにするため である。具体的にピット線BLの単位長さ当りの 容量をCaL、中間ビット線IGBLの単位長さ 当りの容量をCic8」とし、ピット線BLの長 さをxとすると、

特開平2-143982(5)

セルアレイ 1 alと最後のサプセルアレイ 1 anに

つきそれぞれ、一つずつのメモリセルMS1,

M S 2 とダミーセル D M 1 , D M 2 を示している。

ピット線容量+中間ピット線容量

■ x C _{B · L} + m x C _{1 G B L} ≤ C _{B max} を満たすことが必要である。この式から、サブセルアレイのグループ数即ち中間ビット線対の数 m の最大値も決定される。

また、上ピット線対GBL、 GBLと中間ピット線対IGBL、 IGBLにも異なる配線層を用いる。例えば中間ピット線対IGBL、 IGBLに第2層AQ 膜を用いた場合、上位ピット線対GBL、GBLに第3層AQ 膜を用いる。

ビット線対 B L 、 B L 、 中 間 ビ ッ ト 線 対 I G B L , I G B L および上位ビット線対 G B L 。 G B L は互いに平行にかつ同じ配線ピッチをもって配設される。

第2図は、第1図の構成の要部をより具体化して示したものである。第2図では、m個の中間ピット線対IGBL。IGBLのうちm番目の中間ピット線対IGBL。IGBLの部分のみ示している。またこの中間ピット線対IGBL、IGBLに沿うサブセルアレイのうち最初のサブ

中間ピット線対IGBL、IGBLに設けられる N M O S センスアンプ2は、二つのnチャネル MOSトランジスタQN1, QN2 を用いて構成 されたよく知られたフリップフロップである。メ インセンスアンプであるPMOSセンスアンプ3 は、これも二つのヮチャネルMOSトランジスタ Qpi、Qp2を用いた構成されたよく知られた フリップフロップである。第2図では、第1図に は示していないピット線イコライザ5 (5 ml. …, 5 an) が各ピット線対BL、 BLに設けられてい る様子を示している。 次にこの実施例のDRAMの動作を説明する。 第3図は、読み出しサイクルの動作タイミング 図である。なお、ブリチャージ時、選択信号線 S 11, S 12, …, S anは "H" レベルであり、 全てのピット線対 B L 、 B L と 中間 ピット 線 対 IGBL, IGBLはこれらの間のnチャネル の和を前述のようにNMOSセンスアンプで増幅

MOSトランジスタQıı~Qısがオンであって、 同電位例えば(1/2) Vccに設定されている。 ロウ・アドレス・ストローブ信号 RAS が *H* レベルから"L"レベルに落ちてアクテイブ状態 に入り、例えばサブセルアレイ 1 11が選択される とすると、このサブセルアレイ 1 11を中間ピット 線対IGBL1, IGBL1 に接続する選択信号 線S11のみが"H"レベル状態を保ち、他の選択 信号線 S 12~ S 1mは "L" レベルになる。次に選 択されたワード線WLが °H ° レベルになり、こ れによりサブセルアレイ 1 11内の選択されたメ モリセル・データがピット線 B L !!を通して中 間ピット線1GBL1に転送され、同時にダミ ーセル・データがピット線BLを通して中間ピッ ト線 I G B L I に転送される。中間ピット線対 I GBL、 IGBLに転送されたデータはNMOS センスアンプ21により増幅される。ここで中間 ピット線対にはPMOSセンスアンプが設けられ ていないため、ピット線の充電が行われることは ない。しかし、ピット線容量と中間ピット線容量

できる限界値以下に抑えてあるため、ピット線対 I G B L I , I G B L I の間あるいは中間ピット線対 I G B L I , I G B L I の間で十分電位差を付けることができる。その後、選択信号線 S S I I のみが L ** レベルに落ち、中間ピット線対 I G B L I , I G B

メモリセルへの "1" デーヘタの再審込みは、 メインアンプである P M O S センスアンプ 3 によって行われ、外部電源電圧あるいは D R A M チップ内部で作られた電源電圧が普込まれる。 "0" データの書込みは、 m 個のサブセルアレイ毎に設けられた N M O S センスアンプ 2 により行われ、

特開平2-143982 (6)

接地電位が普込まれる。

こうしてこの実施例によれば、各サプセルアレイ毎にPMOSセンスアンプを設けることなく、PMOSセンスアンプは上位ピット線対GBL、GBLに設けた一個で共用している。従ってコア回路全体として、センスアンプの占める面積比率が小さいものとなる。また一つのグループに含まれるサブセルアレイの数nを大きくとれば、NMOSセンスアンプの数も従来より少なくすることができる。以上によりこの実施例によれば、高密度DRAMでのチップ面積の有効利用が図られる。

具体的な数値を挙げて説明する。例えば従来のビット線多重化方式でサブセルアレイの数をn。
=32とし、上記実施例でサブセルアレイの数を
N=64、サブセルアレイのグループ数をm=8
とする。そうすると、PMOSセンスアンプ数は
従来方式で32であり、実施例の方式で1である。
NMOSセンスアンプ数は従来方式で32であり、
実施例の方式ではN/m=8である。これらの数

第1図の実施例では、中間ビット線対IGBL、 IGBLと上位ビット線対GBL、 GBLの間の トランスファゲートとしてpチャネルMOSトランジスタを用いたが、耐圧、信頼性が十分確保で きる場合はここにnチャネルMOSトランジスタ を用いることができる。

実施例では、メインセンスアンプとして P M O S センスアンプのみを用いたが、ここは第 5 図に 示すように P M O S センスアンプと N M O S セン 値から大雑把に見積もって、従来方式に比べて実施例の方式ではチップサイズを10~20%小型化することができる。

なおこの実施例では、NMOSセンスアンプと P M O S センスアンプのうち P M O S センスアン プを共用させており、これもDRAMチップの高 街度化に一定の意味がある。 n チャネルMOSト ランジスタのソース、ドレイン拡散層は通常ヒ衆 (As) のイオン注入により形成され、pチャネ ルMOSトランジスタのソース,ドレインは通常 ポロン(B)のイオン注入により形成されるが、 ポロンのシリコン結晶中での拡散速度がヒ素のそ れに比べて大きく、特にサブミクロン・ルールで 衆子を作る場合、 p チャネルMOSトランジスタ の小型化がnチャネルMOSトランジスタに比べ て難しいからである。しかし実施例と逆に、中間 ピット線対IGBL, IGBLにPMOSセンス アンプのみを設け、メインセンスアンプとして NMOSセンスアンプを用いる構成としても、十 分な効果が得られる。

スアンプを組合わせて用いてもよい。このようにしても、チップ面積には大きい影響はない。そしてこのようにPMOSセンスアンプとNMOSセンスアンプを設けることにより、PMOSセンスアンプのみの場合に比べて高速の動作を実現することができる。

また第2図では、ビット線イコライザを各ビット線毎に設けた例を示しているが、これは中間ビット線対IGBL、IGBL毎に一個ずつ設けて、各中間ビット線対IGBL、IGBL内の複数のビット線対BL、BLで共用することができる。このようにすれば、一層のチップサイズ縮小が図られる。

第6図は、本発明の他の実施例のDRAMコア回路の1カラム分を第1図に対応させて示す。この実施例では第1図と異なり、中間ピット線対は用いていない。n個に分割されたサブセルアレイ1(11~1n)に対して、第1ピット線センスアンプであるNMOSセンスアンプ2(21~2k)は、互いに隣接するサブセルアレイで共用

特開平2-143982(ア)

するようにレイアウトされている。即ちサブセ ルアレイ 1 i. に配設されたピット線対 B L l , BL1 はnチャネルMOSトランジスタQsi, Q32を介してNMOSセンスアンプ2」に接続さ れ、隣のサブセルアレイ12に配設されたビッ ト線対BL2, BL2 はnチャネルMOSトラン ジスタQ s s, Q s a を介して同じNMOSセンスア ンプ2」に接続されている。これらMOSトラ ンジスタQヵ」~Qs4のゲートは選択信号φェュ、 φ_{Τ 2} により制御されて、 N M O S センスアンプ 2、がピット線対BL1、 BL1 またはBL2、 BL2 に切替え接続されるようになっている。以 下のサブセルアレイについても同様である。従っ てNMOSセンスアンプ2の数 k はサブセルアレ イ1の数 n の 1 / 2 で ある。 これらの n チャネル MOSトランジスタQ 51, Q 52, … のうち選択さ れたもののゲートに印加される選択信号φェ」。 φτ2, …の最大電圧は外部電源電圧またはチッ ブ内部で降圧された電源電圧に抑える。カラム方 向の全てのサブセルアレイに共通に上位ピット線

対 G B L 、 G B L が配設されている。各 ピット線 対 B L 、 B L は、トランスファゲートとしての p チャネル M O S トランジスタ Q 2 1 ~ Q 2 8 を介 して 選択的に上位ピット線対 G B L 、 G B L に接続されるようになっている。上位ピット線対 G B L 、 G B L に一つのメインアンプ(第 2 ピット線 センスアンプ)として 先の実施 例と同様に P M O S センスアンプ 3 が 設けられている。 p チャネル M O S トランジスタ Q 2 1 、 Q 2 2 、 … を制御する 選択信号 S S 1 、 S S 2 、 … は 最小 選圧を接地 電位とする。

上位ピット線対GBL、GBLには、ピット線対BL、BLおよびワード線とは異なる配線層を用いる。例えば、ピット線対にポリサイド膜を用い、ワード線の裏打ちに第1層AL膜を用いて、上位ピット線対GBL、GBLには第2層AL膜を用いる。

第7図は、この実施例のDRAMの動作を説明するタイミング図である。ここでは、第6図の左端の二つのサブセルアレイ11,12に符目し、

そのうちサプセルアレイ11 内のメモリセルが選 択されてデータが読み出される場合の動作波形を 示している。まず、ロウ・アドレス・ストローブ 信号RASが"L"レベルになってアクティブ状 態に入る。次にNMOSセンスアンプを共用する こつのサブセルアレイ 1 1 と 1 2 のうち、選択 されるサブセルアレイ 1 1 のピット線対 B L 1 . BLI をNMOSセンスアンプ21に接続する MOSトランジスタQ51, Q52のゲート制御信 号 φ T 1 は "H" レベルのまま保ち、他方のサブ セルアレイ 1 2 のビット線対 B L 2 、 B L 2 を N MOSセンスアンプ21 に接続するMOSトラン ジスタ Q s s , Q s , の ゲート 制 御 信 号 ø r 2 が " L " レベルに落とされる。これにより、NMOSセン. スアンプ21 はピット線対 B L 2 , B L 2 から切 離される。次いで選択されたワード線WLが"H" レベルになり、サブセルアレイ11 内のメモリセ ル・テータ (例えば"1" データ) がピット線対 B L l , B L l に読み出され、これが N M O S セ ンスアンプ21 で増幅される。その後、全て"H" レベルにあった制御信号SSI、SS2、…のうちSSIのみが "L" レベルになり、 p チャネルMOSトランジスタQzi、Qzzがオンとなって選択されたピット線対BLI、 BLI のデータが上位ピット線対GBL、 GBL に転送される。この上位ピット線対GBL、 GBLのデータは先の実施例と同様にPMOSセンスアンプ3で増幅され、カラム選択信号線CSLにより選択されて入出力線1/O、1/O線に転送される。

この実施例によれば、PMOSセンスアンプは 1カラムに1個であり、またNMOSセンスアンプは2個のサブセルアレイで共用されて、サブセルアレイ数の半分となっている。従って従来の多

特閒平2-143982(8)

チップサイズの大幅な小型化が図られる。例えば、 メモリアレイの分割数を32~64とすれば、従 来方式に比べてチップサイズを10~20%程度 小さくすることができる。

この実施例においても、PMOSセンスアンスアンスアレイから切離して1個にまるがたことは小型化にとって好ましいことであるンプをNMOSセンスアンプとNMOSセンススプを逆に示すように、ピット線対BL、BLとサンジスタローに示すように、GBL間を接続するトランタにロチャネルMOSトランジスタQ41、Q42、…を用いることも、耐圧等の点で問題なければしたのである。この場合よの信号の"H"レベルは電磁でより高い昇圧出位とする。

第9図は、第6図の構成を変形した実施例である。この実施例ではNMOSセンスアンプ2を二つのサプセルアレイ1で共用せず、各サプセルアレイ毎に独立に設けている。その他は第6図と同

様である。この実施例によっても、サブセルアレイ数が大きい場合にはチップサイズの小型化の効果が十分得られる。

第6図あるいは第9図の実施例において、サブセルアレイに設ける第1ピット線センスアン対をPMOSセンスアンブのみとし、上位ピット線対に設ける第2ピット線センスアンブをNMOSセンスアンブとすることも可能であり、これにインスアンブ数の減少によりチップササイスは少の効果が得られる。またこれらの実施のにおいても第2ピット線センスアンブについては、第5図に示したようにPMOSセンスアンプとが高速動作のためには有効である。

ところで従来の多重化ビット線構造のコア回路構成例として、第15回に示されるものがある。メモリアレイはn個のサブセルアレイ11~1 nに分割され、各サブセルアレイ1の両側にNMOSセンスアンブを 組合わせたビット線センスアンブが設けられて

いる。例えば、サプセルアレイ1」に属する一つ のビット線対B L 1 , B L 1 には右側の N M O S センスアンプ 2 1 8 と P M O S センスアンプ 3_{1 R}が用いられ、もう一つのピット線対 B L 2. BL2 には左側のNMOSセンスアンプ21 Lと PMOSセンスアンプ31 L が用いられるように なっている。これは、通常の折返しピット線構造 のアレイをワード線方向にそって交互に左右反転 して変則的な折返しビット線構造としたものとい える。図のピット線とワード線の交点のうち丸印 部にメモリセルが配置される。この構成はセンス アンプがピット線4本分のピッチでレイアウトさ れるため、センスアンプのレイアウトが非常に容 **島になっている。そして4本即ち2対のピット線** に対して1対の上位ピット線GBL, GBLが配 設されている。この結果、上位ピット線はピット 線2本分のピッチで配設されるため、上位ピット 線のパターンレイアウトも容易になっている。上 位ピット線対GBL、 GBLにはメインアンプ4 が設けられる。第16図はこの多重化ピット線方

式DRAMでの動作タイミング図である。

この形式のDRAMに本発明を単純に適用しよ うとした場合、次のような問題が生じる。各サ プセルアレイに設けられたセンスアンプのうち PMOSセンスアンブを取出してこれを上位ビッ ト線対GBL, GBL側にまとめたとする。そう すると、データ再書込み時、"1"データの書込 みができないことになる。つまり第15図の構 成においては、例えばサブセルアレイ11 中の一 方のピット線対BL1, BL1 に 1 データが 読み出され、他方のピット線対 B L 2 . B L 2 に も同時に"1"データが読み出され、そのいず れかが上位ピット線GBL、 GBL を介して取り 出された場合、これら二つのピット線対BL1。 BL1、BL2, BL2のメモリセルへの再告込 みはそれぞれのピット線センスアンプの P M O S センスアンプ31m、31 ににより行うことがで きる。ところがPMOSセンスアンプが上位ビッ ト線対GBL, GBL にまとめられてサブセルア

特開平2-143982 (9)

レイ部にない場合には、上位ピット線対GBL、GBLのメインセンスアンプ中のPMOSセンスアンプで 1 データの再書込みを行わなければならない。このとき、選択された一方のピット線対例えばBLI、BLIのメモリセルには再書込みできるが、もう一方のピット線対BL2、BL2には 1 データの再書込みができないことになる。そこで、センスアンプのレイアウ おとになる。そこで、センスアンプのレイを強いたよび上位ピット線ピッチに余裕を持たせる第15とび上位ピット線ピッチに余裕を持たせる第15との方式の利点を生かして本発明を適用するには、工夫が必要である。

第10図はその様な点を考慮をした実施例のDRAMのコア回路につき2カラム分の構成を示したものである。メモリアレイは第15図と同様に「個のサブセルアレイ1」(i = 1 ~ n)に分割され、かつサブセルアレイ1」は変則的な折返しピット線構造をなしている。但し、サブセルアレイ1」の左右に設けられる第1ピット線センスアンブは、NMOSセンスアンブ2」」、218

により形成した場合に、第1のカラムの上位ピ

上位ピット線対 G B L 1 、 G B L 1 、 G B L 2 。
G B L 2 は、 1 でデータの再書込みができるように各カラム毎に、即ちピット線対のピッチと同じピッチでピット線対と平行に配設される。但し、全ての上位ピット線を同一配線圏で構成することはデザイン・ルールが厳しいものとなるのでこの実施例では、隣接する上位ピット線対を互いに異なる配線圏としている。即ち図に示す,一点鎖線で表わした第1カラムの上位ピット線対 G B L 1 。
G B L 1 と、実線で表わした第2カラムの上位ピ

ット線対GBL2、 GBL2 とは異なる層の配線

例えば、ビット線対BL, BLをポリサイド膜に

より形成し、ワード線の裏打ちを第1層AV膜

により、かつ半ピッチずれた状態で配設している。

のみである。サブセルアレイ11 に配設された第

1のカラムのピット線対BLII、BLIIが右側の

NMOSセンスアンプliaに、これに隣接する

第2のカラムピット線対 B L 21. B L 21が左側の

NMOSセンスアンプ 21 L にそれぞれ接続され

ている。

ット線対GBLI, GBLI は第2層AI 膜によ り、第2のカラムの上位ピット線対GBL2, GBL2は第3層AI膜によりそれぞれ形成する。 第1のカラムの複数のピット線対 B L li. BL11は、それぞれ p チャネルMOSトランジス タQ1R、…、Q4Rを介して上位ピット線対 G B L 1 , G B L 1 に接続され、第2 のカラムの 複数のピット線対 B L 2i, B L 2i は、それぞれ D チャネルMOSトランジスタQ1L、…、Q4L を介して上位ピット線対GBL2、 GBL2 に接 続されている。各上位ピット線対にはそれぞれ. メインアンプとしてPMOSセンスアンプ31, 32 が設けられている。また各上位ピット線対 GBL1, GBL1, GBL2, GBL2 は、そ れぞれカラム選択信号線CSL1,CSL2によ り制御されるnチャネルMOSトランジスタ Q51, Q51, Q81, Q81を介して入出力線 I/O. T/Oに選択的に接続されるようになっている。 第11図は、この実施例のDRAMコア回路の

読み出しサイクルでの動作タイミング図である。 ロウ・アドレス・ストローブ信号 RASが L レベルになってアクティブ状態に入り、選択され たワード線WLが"H" レベルになってそのワー ド線に沿うメモリセルのデーがピット線対に出力 される。ここでは、サブセルアレイ 1 1 のなかの メモリセルが選択された場合を示しており、ピッ ト線対 B L 11, B L 11のデータは右側の N M O S センスアンプ21 Rにより、ビット線対 B L 21. B L 21のデータは左側の N M O S センスアンプ 21 」によりそれぞれ増幅される。このとき PMOSセンスアンブがないから、ピット線対が **充電されることはないが、一定の電位差をつける** ことはできる。次にpチャネルMOSトランジス タQ1R, Q2R, Q1L, Q2Lのゲート制御 信号S1R、S1」が選択されて"L"レベルに 落ち、選択されたサブセルアレイ1! の各ピット 線対 B L 11, B L 11, B L 21, B L 21のデータが 上位ピット線対GBL1, GBL1, GBL2, GBL2 に転送される。そしてそれぞれのデータ

特開平2-143982 (10)

はРMOSセンズアンプ31, 32 により増幅さ れ、そのうちカラム選択信号線CSLで選ばれた データが入出力線 1 / 0 , 1/0線に転送される。 メモリセルへの"1"データ再售込みは、メイ ンセンスアンプである P M O S センスアンプ 3 に より行われる。このとき外部に読み出された"1° データが第1のカラムのデータであった場合、こ れは第1のカラムのPMOSセンスアンプ31 に より上位ピット線対GBL1、GBL1を介して 例えば電源電圧が普込まれ、外部には読み出され ない第2のカラムの"1"データも同様にそのカ ラムのPMOSセンスアンプ32によって再售込 みがなされる。即ち第15図と異なり、各カラム 毎に上位ピット線列とPMOSセンスアンブがあ るから、サブセルアレイにPMOSセンスアンプ がなくても、"1"データの再書込みに問題はな

この実施例によっても、先の各実施例と同様サブセルアレイの第1ピット線センスアンブをNMOSセンスアンブのみとすることにより、高

接する異なる層の配線を対として上位ピット線として用いていることである。そして第2にに、上位ピット線対を構成する、隣接する異なる層の配線を途中で交差させていることである。即ち第12図において、サブセルアレイ11,GBL2には第2層AQを使用するのに対し、サブセルアレイ11,AQを使用するのに対し、サブセルアレイ11,AQを使用するのに対し、サブセルアレイ11,GBL2には第3層AQを使用している。これは、GBL1,GBL2には第2層AQを使用している。これは、GBL2には第2層AQを使用している。これは、BBL2には第2層AQを構成する場合にはそれらの容量に無で対を構成する場合にはそれらのとこの実施例によっても、先の実施例によっても、先の実施例によっても、先の実施例によっても、先の実施例にある。その実施例によっても、先の実施例にある。その実施例によっても、先の実施例にある。その実施例によっても、先の実施例にある。その実施例によっても、先の実施例にある。

第 1 0 図および第 1 2 図の実施例において、第 1 ビット線センスアンプを P M O S センスアンプ のみとし、第 2 ビット線センスアンプを N M O S センスアンプとすること、また第 2 ビット線セ

果が得られる。

密度DRAMでのセンスアンプの占有面積を小さ くすることができる。またこの実施例の場合、変 則折返しピット線構造を採用しているから、第 15図の例と同様にピット線ピッチが微細なもの となってあサブセルアレイの第1ピット線センス アンプのレイアウトは比較的容易に行うことがで きる。そしてPMOSセンスアンプをサブセルア レイの外に持ってきたことに対応して、各カラム 毎に上位ビット線対とPMOSセンスアンブを配 設することにより、"1"データの再書込みの問 **逝も解決している。更にこの様にカラム毎に上位** ピット線対を配設するに当たって隣接する配線に 異なる脳を用いることにより、同一脳の配線につ いてはピット線2本分のピッチとすることができ る、この結果これら上位ピット線対のレイアウト も容易になっている。

第12図は、第10図の実施例を変形した実施 例のコア回路構成を示す。第10図と異なる点は、 第1に、配線層を一つおきに対をなす上位ピット 線として用いているのに対し、この実施例では隣

ンスアンブ につい て P M O S センスアンプと N M O S センスアンブの組合わせを用いること、 等の変形が可能である。

[発明の効果]

以上詳細に説明したように本発明によれば、多 近化ビット線構造の D R A Mにおいて、サブセル アレイには N M O S センスアンブまたは P M O S センスアンブのいずれか一方のみを用い、他方は 上位ビット線にまとめて設けて複数のサブセルア レイで共用させることにより、全体としてセンス アンブ数を減らし、高密度 D R A M のチップサイ ズを効果的に小さくすることができる。

4. 図面の簡単な説明

第1 図は本発明の一実施例の DRAMのコア回路構成を示す図、第2図はその要部の具体的構成例を示す図、第3図はその動作を説明するためのタイミング図、第4図は上記実施例のトランスファゲート部の変形例を示す図、第5図は同じくメインセンスアンブ部の変形例を示す図、第6図は本発明の他の実施例のDRAMのコア回路構成を


·特開平2-143982 (11)

示す図、第7図はその動作を説明するためのタイシング図、第8図はその変形例を示す図、第9図は本苑明の他の実施例のDRAMのコア回路構成を示す図、第10図は更に他の実施例ののRAMのコア回路構成を示す図、第112図はその動作を説明するためのタイミング図、第15図は他の動作を説明するためのタイミング図、第15図はその動作を説明するためのタイミング図、第16図はその動作を説明するためのタイミング図である。

1 … サブセルアレイ、2 … N M O S センスアンプ、3 … P M O S センスアンプ、B L . B L … ピット線、I G B L … 中間ピット線、G B L . G B L … 上位ピット線、I / O . I / O … 人出力線、Q 11~ Q 18… n チャネル M O S トランジスタ、Q 21~ Q 28… p チャネル M O S トランジスタ、Q 31、Q 32… n チャネル M O S トランジスタ、Q 1 R 、Q 1 L 、 … , Q 4 R , Q 4 L …


p チ + ネル M O S トランジスタ、 Q 51, Q 52,
 Q 61. Q 62… n チ + ネル M O S トランジスタ、
 C S L … カラム遊択信号線。

出願人代理人 弁理士 給江武彦




-531-

特開平2-143982 (12)





第 2 図




第 3 図


特開平2-143982 (13)






特開平2-143982 (14)






特開平2-143982 (15)




第10 図




部 11 図

特開平2-143982 (16)




第 12 図




第 13 図

特開平2-143982 (17)




第14 図



第 15 図

持閒平2-143982 (18)



第 16 図